ahb总线代码 ahb数据总线 ahb_sram_verilog ahb_testbench ahb总线

AHB RAM.zip_AHB总线代码_AHB数据总线_ahb sram verilog_ahb testbench_ahb总线

标签： ahb总线代码 ahb数据总线 ahb_sram_verilog ahb_testbench ahb总线

Verilog写的 AHB总线接口的SRAM代码，带Testbench。

ahb_sramc.zip_AHB_SRAM_ahb sramc验证_ahb_sram_bt_sram_8kx8_sram bi

标签： ahb sram ahb_sramc验证 ahb_sram bt_sram_8kx8 sram_bist

基于AHB总线的sram控制器，带有memory bist

svtb_ahb_sram.rar_ahb agent UVM_ahb_sram_sram ahb_sram verilog _

标签： ahb_agent_uvm ahb_sram sram_ahb sram_verilog_ svtb_ahb

一款verilog设计的SRAM控制器，可以实现AHB总线控制的功能。

ahb_sram.zip_SRAM_ahb_ahb sram_sram ahb_willing8u6

标签： sram ahb ahb_sram sram_ahb willing8u6

ahbsram contains all codes of sram

ahb_sram.zip_AHB 协议 sram_AMBA_SRAM_Ver_ahb_sram

标签： ahb_协议_sram amba sram ver ahb_sram

amba总线的ahb到sram的接口，Verilog代码，还算详细，算是不错的资料。

ahb_task.zip_AHB读写_ahb_task_ahb接口_ahb读写task_读ahb总线task

标签： ahb读写 ahb_task ahb接口 ahb读写task 读ahb总线task

ahb接口的sram做读写测试的读写时序

基于UVM的AHB总线SRAM控制器设计验证平台设计

标签： UVM 数字IC 数字IC验证

1、设计基于AHB总线的SRAM读写控制器：根据AHB总线输入hsize与haddr自动选择块与片选，在原有基础上，增加了8位数据与16位数据深度，即当hsize选择8位数据传输时，数据深度为8*8k=2^16，当选择16位时，数据深度为4*...

AHB_SRAM.rar

标签： AHB从机 SRAM 低功耗设计 AHB_SRAM

一个AHB_SRAM的从机控制器，自己看视频学了一部分，是基于低功耗设计思想的，但是也满足AHB的时序要求，只做过功能仿真，附件含有代码、图片、tb代码、RTL 视图，和说明等，欢迎下载

AHB_sram_ahbsram_AHB的SRAM_ahbprotocol_verilog_ahb

标签： ahbsram AHB的SRAM ahbprotocol verilog ahb

设计一个挂载在AHB的SRAM控制器，根据AHB总线协议，用8块8K的SRAM组成一个64K的SRAM，每个SRAM的数据输入端口的数据宽度为8为，并将其作为从机与AHB连接。

AHB2SRAMFLSH.zip_AHB verilog_AHB2SRAM_ahb verilog_ahb32 sram ve

标签： ahb_verilog ahb2sram ahb__verilog ahb32_sram_verilog sram_verilog_

AHB到SRAM接口，用VERILOG写的，支持cortexM0。

ahb_sram简单设计源码

标签： ahb_sram

ahb_sram简单设计源码；

基于AHB总线的SRAM控制器，包含SRAM模型文件

标签： sram AHB Verilog

基于AHB总线的SRAM控制器，包含SRAM模型文件 https://blog.csdn.net/zgezi/article/details/106958725#comments_20579664

基于AHB总线协议的sram控制器的verilog代码和ahb协议手册

标签： verilog AHB协议 sram控制器

基于AHB总线协议的sram控制器的verilog代码和ahb协议手册

基于AHB总线的sram控制器设计

标签： fpga开发硬件架构

SRAM在整个系统中作为缓存，SRAM控制器实现SRAM存储器与AHB总线的数据信息交换，其一端连接AHB总线，另一端连接SRAM（8k*8两个bank），将AHB总线上的读写操作转换成标准的SRAM读写操作（将控制信号和地址信号及数据...

基于ＡＨＢ总线ＳＲＡＭ控制器的设计及优化

标签： ahb-sram

#基于ＡＨＢ总线ＳＲＡＭ控制器的设计及优化

AHB_sram_ahbsram_AHB的SRAM_ahbprotocol_verilog_ahb.zip

标签：源码

AHB_sram_ahbsram_AHB的SRAM_ahbprotocol_verilog_ahb.zip

AHB_sram_ahbsram_AHB的SRAM_ahbprotocol_verilog_ahb_源码.zip

ahb_sramc_svtb.rar_AHB SV_ahb sramc_ahb仿真_svtb_ahb_uvm tc_base

标签： ahb_sv ahb_sramc ahb仿真 svtb_ahb uvm_tc_base

ahb总线Verilog代码及sv仿真文件

ahb2sram_master

标签：综合资源 soc设计 verilog amba总线

针对给定的AMBA AHB SRAM Slave接口模块，设计特定传输操作的Master模块 //设计指标： //AMBA AHB2.0 接口 //32bit 数据位宽 //先写入数据，后读出数据确认 //传输要求1：0x0 ‐> 0x8, INCR //传输要求2...

Makefile and sram core_ahbsramc验证_AHB的SRAM_

标签： ahbsramc验证 AHB的SRAM

ahb_sramc验证的Makefile，和sram core文件

IP项目实践：AHB-SRAM设计与验证（AMBA 2.0 AHB 可以写入简历）

标签： AHB_SRAM IP项目 AMBA 启星

启星·IP项目实践：AHB-SRAM设计与验证（AMBA 2.0 AHB 可以写入简历）

AHB总线控制单元代码（ahb_slave_if.v）

标签： sram

总线的控制单元是总线与SRAM控制器连接的接口，所有AHB总线传输过来的数据信号都必须经过总线控制单元的转换处理，否则，数据信号就不能被传送到SRAM控制器，就不能很好的实现SRAM控制器与总线之间的数据传输。AHB...

AHB_SRAM_master_test

标签： IC SRAM MBIST

RTL+TB

AHB-SRAM简单设计之总线控制单元 ahb_slave_if.v

标签： ahb sram

AHB总线控制单元 ahb_slave_if.v

AMBA总线协议之AHB学习记录(1)—ahb_bus(附verilog代码)

标签：学习

记录一下自己对于AMBA总线的学习。

sram_core - 副本_tomorrow6po_ahb_verilog_

标签： tomorrow6po ahb verilog

simple SRAM controller based on AHB bus sram core

基于 AHB 总线的 SRAM 控制器设计

标签：网络服务器物联网

Sram-controller-design-based-on-AHB-bus

基于AHB协议的SRAM控制器的Verilog实现（详解代码）（一）——sram_core的实现

标签： fpga开发嵌入式硬件 arm

本系列文章将完成一个支持AHB总线协议的sram控制器的Verilog实现，并对Verilog代码进行详细分析。本篇文章主要完成了sramc的一个子模块——sram_core的Verilog实现。

简单的AHB2SRAM代码实现

标签： fpga开发单片机嵌入式硬件

文章内容仅为本人学习记录，如有错误请多指正！

【systemverilog项目】AHB-SRAMC（AHB总线）个人学习笔记

标签：学习网络单片机

AHB-SRAMC(AHB总线）验证项目个人笔记